关键CXL MXC芯片，澜起发布并送样

　　

（原标题：关键CXL MXC芯片，澜起发布并送样）

公众号记得加星标，第一时间看推送不会错过。

澜起科技近日宣布，推出基于CXL 3.1 Type 3标准设计的内存扩展控制器(MXC)芯片M88MX6852，并已开始向主要客户送样测试。该芯片全面支持CXL.mem和CXL.io协议，致力于为下一代数据中心服务器提供更高带宽、更低延迟的内存扩展和池化解决方案。

澜起科技CXL 3.1内存扩展控制器采用PCIe 6.2物理层接口，支持最高64 GT/s的传输速率(x8通道)，并具备多速率、多宽度的兼容能力，可灵活拆分为2个x4端口，以满足不同应用场景的需求。芯片内置双通道DDR5内存控制器，支持速率高达8000 MT/s，显著提升主机CPU与后端SDRAM或DIMM模块之间的数据交换效率。

为提升系统智能化管理水平，该芯片还集成双RISC-V微处理器，分别作为应用处理单元(APU)和安全处理单元(SPU)，支持对DDR/CXL资源的动态配置、实时事件处理及硬件级安全管理。同时，芯片提供SMBus/I3C、SPI、JTAG等多种接口，便于系统集成和固件升级。

随着云计算资源池化的需求迅猛增长，传统内存架构在带宽和扩展性方面日益成为性能瓶颈。澜起科技CXL 3.1内存扩展控制器利用CXL内存池化技术，可帮助数据中心用户实现内存资源的弹性分配和高效利用，从而降低总体拥有成本(TCO)。

该芯片采用25mm x 25mm紧凑型封装设计，兼容EDSFF(E3.S)和PCIe插卡 (AIC) 形态，可广泛应用于服务器、全闪存阵列及边缘计算等多种部署环境。

澜起科技总裁Stephen Tai先生表示：

CXL 3.1内存扩展控制器的推出，标志着我们在CXL技术领域的又一次实现领先突破。该芯片不仅大幅提升了内存扩展的性能与能效，更依托标准化协议推动了解耦式内存架构的发展，为下一代算力基础设施中内存资源的池化与共享奠定了坚实基础。

目前，该芯片已进入客户送样阶段。澜起科技同步提供完整的参考设计套件 (RDK)，助力客户快速构建与验证CXL内存扩展解决方案。

客户与合作伙伴的评价与反馈

三星电子内存产品规划副总裁Jangseok Choi表示：

作为CXL技术联盟的核心成员，我们非常高兴看到澜起科技推出符合最新CXL标准的内存扩展控制器。该芯片的高带宽与卓越内存池化能力，与三星的CXL内存解决方案强强协同。我们期待双方更紧密合作，共同推动下一代内存解耦架构在AI计算领域的广泛应用。

SK海力士下一代产品规划与赋能部门负责人Uksong Kang评价：

在内存技术不断突破创新的进程中，澜起对技术创新的执着和对高品质解决方案的追求令我们深感钦佩。M88MX6852样品符合CXL 3.1标准，其成功交付充分彰显了澜起在该领域的专业实力和领先地位。我们相信，这款产品将对下一代系统的发展产生重要影响，也期待与澜起持续深化合作，共同开拓CXL生态中的创新机遇与发展空间。

AMD数据中心生态系统与解决方案副总裁Raghu Nambiar认为：

CXL内存扩展与分层是未来数据中心计算的基础性技术，尤其有助于构建异构内存架构。澜起科技的CXL 3.1技术方案与我们降低数据中心TCO的目标不谋而合。这一合作将加速内存分层与扩展技术在AI和云工作负载场景中的应用落地。

英特尔高级研究员Ronak Singhal指出：

随着数据中心对低延迟和高带宽需求的不断增长，客户愈发青睐灵活的内存架构。目前，英特尔至强处理器已提供强劲性能。作为CXL联盟创始成员，我们乐见澜起科技推出CXL 3.1内存扩展器——这是迈向可扩展内存架构和拓展CXL生态系统的重要一步。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4146期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐